?解密400G AI交換機核心ASIC供電：多相VRM中貼片電容的PDN阻抗優化?
在400G及更高速率的AI數據中心交換機中，核心交換ASIC芯片的功耗已突破數百瓦，其供電設計堪稱電源領域的“極限挑戰”。為了在納秒級時間內響應ASIC突發的大電流負載，并維持極低的電壓紋波，多相電壓調節模塊（多相VRM）成為標準方案。而決定這一供電網絡性能成敗的關鍵，并非僅在于功率級，更在于其電源分配網絡（PDN）的阻抗特性。在這一精密體系中，貼片電容，特別是多層陶瓷電容（MLCC），從被動的濾波元件轉變為主動塑造PDN頻率響應的核心角色。平尚科技憑借在工業級高密度電源領域的深入實踐，正幫助客戶駕馭PDN阻抗優化這一復雜課題。
PDN阻抗優化，簡言之，是確保從VRM輸出端到ASIC電源引腳之間的阻抗，在從直流到數百MHz的寬頻帶內，始終低于目標阻抗（Target Impedance）。目標阻抗由允許的最大電壓波動除以負載瞬態電流變化率決定，對于先進ASIC，這一值可能低至1毫歐甚至以下。一個理想化的PDN阻抗曲線，應呈現平坦的低阻抗“凹槽”，而貼片電容正是填平這個凹槽的主要“材料”。在這一優化過程中，不同封裝尺寸和介質材料的貼片電容，因其固有的寄生參數不同，負責覆蓋不同的頻段：大容量、中低壓電容負責中低頻段：通常采用1210或0805封裝的X7R/X6S介質MLCC，容值在10μF至100μF范圍，用于提供 bulk 電容，處理kHz至數百kHz頻段的電流需求。其等效串聯電阻（ESR）和等效串聯電感（ESL）共同決定了其中頻阻抗峰。國內先進工藝已能使0805封裝下的22μF/6.3V電容的ESR穩定在2毫歐左右，ESL在0.5納亨級別，為構建低阻抗基底提供可能。小尺寸、低ESL電容主宰高頻段：當頻率進入數MHz至百MHz范圍，大容量電容因ESL而失效。此時，必須依靠大量0402、0201乃至01005封裝的MLCC陣列。這些“小兵”憑借極低的ESL（可低于0.2納亨）和極近的擺放位置（緊靠ASIC背面），為GHz級別的瞬態電流提供“最近距離”的響應。其容值通常在0.1μF至1μF之間，選用C0G或低損耗X7R介質以確保參數穩定。國內供應鏈已能穩定提供ESL值經過優化控制的0201封裝高頻MLCC。封裝參數在此處直接轉化為電氣性能：更小的封裝（如0201對比0603）通常意味著更低的寄生電感，但也會犧牲單顆電容的容值和耐壓。因此，PDN優化是一個典型的“用數量換性能”的過程——通過部署數十至數百顆小尺寸電容組成的密集陣列，來并聯出極低的整體ESL和足夠的有效容值。電容在PCB上的布局、過孔連接方式，甚至其與電源/地平面的相對位置，都成為影響最終PDN阻抗的“封裝外延參數”。
平尚科技在服務交換機客戶時，不僅提供符合工業級可靠性要求的全系列貼片電容，更參與到前期的PDN協同設計中。通過提供基于實際電容型號的精確SPICE模型（包含ESR、ESL等參數），幫助客戶在仿真階段就精準預測阻抗曲線，從而優化電容的種類、數量、容值配比與布局方案。例如，通過仿真可能發現，在特定頻點存在阻抗尖峰，此時可能需要調整不同封裝電容的比例，或引入特定容值的去耦電容來“填谷”。因此，為400G AI交換機ASIC供電進行PDN阻抗優化，本質上是一場在三維空間（PCB布局）和頻率維度上進行的、以貼片電容為關鍵武器的精密“排兵布陣”。其目標是在有限的空間內，構建一條從VRM到晶體管、跨越多個數量級頻率的“超低阻抗高速公路”。平尚科技通過提供高性能、高一致性的電容產品與深度的應用技術支持，助力客戶攻克這一高速網絡設備的核心供電挑戰，確保每一顆ASIC都能獲得純凈、迅捷的能源，驅動數據洪流在超高速網絡中無阻奔涌。
